블로그

반도체 기술이 지속적으로 발전함에 따라 고성능 소재인 탄화규소(SiC)는 전력 전자 장치 분야에서 큰 응용 가능성을 보여주었습니다. 그러나 탄화규소 기판의 제조 공정에서는 표면 품질 관리가 특히 중요하며, 특히 매우 매끄러운 표면을 얻기 위한 박화, 연삭, 연마 및 기타 공정 후에 더욱 그렇습니다. 그 중 핵심 공정 중 하나인 CMP(Chemical Mechanical Polishing)는 이전 공정에서 남은 손상층을 제거하고 높은 표면 평탄화를 달성하는 데 큰 의미가 있습니다. 그러나 기존 CMP 공정은 낮은 재료 제거율(MRR) 문제에 직면해 있으며 이는 생산 효율성과 비용에 직접적인 영향을 미칩니다. 따라서 SiC 기판의 CMP 효율을 향상시키기 위한 새로운 기술을 탐구하는 것이 현재 연구의 초점이 되었다.

1. SiC 기판 CMP

얇아지거나 연삭된 SiC 기판의 표면 손상 깊이는 일반적으로 2~5μm이며 CMP에 의한 추가 처리가 필요합니다.

CMP 기술은 "화학적 + 기계적" 복합 원리를 기반으로 하며 산화물 층 형성과 기계적 제거를 결합하여 표면 평활화를 달성합니다.

2. 낮은 MRR은 SiC 기판 CMP의 주요 문제점이며, SiC의 CMP 효율은 실리콘 기판에 비해 현저히 낮습니다.

낮은 MRR이 생산 효율성과 비용에 미치는 영향:

MRR이 낮아지면 SiC 기판 CMP 단계에 더 오랜 시간이 소요되어 처리 시간과 비용이 늘어납니다.

기존 CMP 방법으로 우수한 4H-SiC 기판을 생산할 수 있다고 하더라도 낮은 효율성은 여전히 ​​대규모 적용을 제한하는 병목 현상입니다.

CMP 연마공정

3. CMP 효율성 향상을 위한 기술적 진보:

낮은 MRR 문제를 해결하기 위해 업계에서는 양면 배치 연마 기술을 개발했습니다.

이러한 첨단 기술은 10개 기판의 단일 배치에 대한 CMP 연마 시간을 3~5시간에서 1시간으로 단축하는 등 CMP 작업 시간을 크게 줄였습니다.

양면 연마 기술은 효율성을 향상시킬 뿐만 아니라 기판 양면의 일관성과 평탄도를 유지하는 데 도움이 됩니다.

요약하자면, 탄화규소 기판의 화학-기계적 연마 효율 향상은 기판의 폭넓은 적용을 촉진하는 열쇠입니다. 양면 및 배치 연마와 같은 첨단 기술 개발을 통해 기존 CMP 공정의 낮은 재료 제거율 문제를 효과적으로 해결하고 처리 시간을 크게 단축하며 생산 비용을 절감합니다. 앞으로 SiC 재료에 대한 성능 요구 사항이 지속적으로 개선되고 연마 기술이 지속적으로 혁신됨에 따라 SiC 기판 준비가 더욱 효율적이고 경제적이 될 것이며 향후 개발을 위한 견고한 기반을 마련할 것이라고 믿을 이유가 있습니다. 전력 전자 장치. 따라서 CMP 공정의 지속적인 탐색과 최적화는 반도체 분야에서 SiC 소재의 폭넓은 적용을 촉진하는 중요한 방법이 될 것입니다.